엔비디아 의존 축소…딥시크, 화웨이 AI칩용 개발도구 공개

엔비디아 의존 축소…딥시크, 화웨이 AI칩용 개발도구 공개

중국 인공지능(AI) 기업 딥시크가 30일 화웨이의 AI 칩 '어센드'용 프로그래밍 도구를 화웨이와 공동 개발해 오픈소스로 공개했다.

이는 엔비디아의 최대 경쟁력으로 꼽히는 소프트웨어 생태계 쿠다(CUDA)에 맞서 중국산 칩의 약점인 개발도구 공백을 메우려는 시도다.

로이터 통신은 엔비디아 생태계의 대안을 찾는 중국 기술기업들이 협력을 강화하고 있음을 보여주는 최신 사례라고 평가했다.

딥시크는 이날 위챗 공식 계정을 통해 연산·통신 라이브러리를 포함한 어센드 플랫폼용 프로그래밍 인프라를 오픈소스로 공개한다고 밝혔다.

딥시크는 화웨이가 개발 과정을 전폭 지원했으며, 양사가 어센드 950 칩 128개로 구성된 '슈퍼노드' 솔루션의 연산과 통신 성능을 함께 최적화했다고 설명했다.

이번에 공개한 구성요소는 앞서 엔비디아 플랫폼용으로 공개한 오픈소스 구성요소와 "일대일로 대응한다"고 딥시크는 설명했다.

핵심은 AI 칩용 오픈소스 프로그래밍 언어인 '타일랭'(TileLang)이다. 딥시크는 "쿠다에 비해 타일랭은 프로그래밍이 더 간단하며 개발 효율을 높이고 코드 논리를 단순화할 수 있다"고 밝혔다.

딥시크는 자주적으로 통제 가능한 그래픽처리장치(GPU) 소프트웨어 생태계를 구축하려면 범용적이고 프로그래밍하기 쉬우면서도 하드웨어 성능을 최대한 끌어낼 수 있는 고급 언어가 우선 필요하다며 타일랭은 이를 위해 만들어졌다고 강조했다.

특히 딥시크는 "현재 딥시크가 학습에 쓰는 모든 타일랭 연산자는 어센드에서도 대응하는 고성능 구현을 갖추고 있다"고 밝혔다. 모델 학습까지 화웨이 칩으로 옮길 수 있는 기반을 갖췄다는 의미로 풀이된다.

딥시크와 화웨이의 협력은 갈수록 깊어지고 있다.

딥시크는 지난해 9월 공개한 'V3.2' 모델부터 출시 당일 어센드 칩을 지원했고, 지난 4월 'V4' 출시 때는 화웨이가 어센드 슈퍼노드 전 제품군의 V4 지원을 발표했다.

딥시크가 네이멍구에 짓는 데이터센터에 화웨이 '어센드 950DT' 칩을 최소 16만개 투입할 계획이라고 블룸버그가 이달 초 보도했다.

다만 블룸버그는 딥시크가 화웨이 칩을 추론용으로만 쓰고 모델 학습에는 여전히 엔비디아 칩을 사용하고 있다고 전했다. 딥시크는 자체 추론용 칩도 개발 중인 것으로 알려졌다.

이번 발표는 화웨이가 차세대 AI 칩과 슈퍼노드 시스템을 공개한 지 2주 만에 나왔다. 화웨이는 공개 당시 차세대 칩 '어센드 960DT'의 양산 시기를 내년 1분기로 앞당기고, 내년에는 자사 AI 시스템이 모델 학습에 널리 쓰일 것으로 예상했다.